现代DSP技术基于FPGA数字信号处理实验开发平台

一、设备基础简介
传统的基于CPU(如TMS320)的现代DSP实训室方案作业速度慢，能完成的实训内容非常少，大多数通信领域中的实训无法完成(如DDS、FSK等)。而基于FPGA的DSP实训室方案处置整理速度可达70GMACs，相关的AD/DA器件作业速度达数十至数百MHz。基于DSP处置整理器的实训设备对于协议更新、通信格式改变、硬件作业模式变换等要求，硬件系统无法重构，而FPGA设定有可重配备功能，因此完成容易。 现代DSP技术基于FPGA数字信号处置整理实训研发平台突破了传统DSP设计技术的瓶颈，在高速DSP设计和应用领域拓展了全新的空间。现代DSP解决方案完全基于EDA特有的自顶向下的设计流程和并行算法构造。可用作全国大学员电子设计竞赛实训、课程设计、课外科技活动、毕业设计及现代DSP系统应用研发的学习掌控把握平台。
二、系统特别点
1. 应用多层工业级标准精心设计
2. FPGA主芯片应用Altera的Cyclone III系列的EP3C16F (90万门)
3. 核心板可单独使用，支持 JTAG、AS模式，方便在电子竞赛、科研项目研发中使用
4. 配备有全功能USB拟真研发工量具（支持Altera全系列器件），速度快，功能平稳可靠
5. 全部应用贴片工序技艺，接插件应用优质进口设备，使用可靠
6. 提供丰富连接口电子回路、实训程序以及详细的实训指导书、用户使用手册
三、适用界限
1. 适用各院校《数字电子回路》、《EDA技术》、《数字信号处置整理》、《系统无线电》、《通信原理》等课程的教学实训
2. EDA技术实训教学、研发应用
3. 电子设计培训、实训和科研研发
4. 计算机数值、电子、信息、通信、电子对抗、工控、自动控制等专业教学、数字电子回路实训室、EDA技术实训室建造设计、数字信号处置整理实训室建造设计、DSP技术和系统无线电实训室建造设计
四、系统配备
1. 主芯片FPGA应用Altera的Cyclone III系列中的EP3C16F
2. 配备存储芯片为EPCS4，4Mb串行FLASH
3. 8MB SDRAM
4. 125MHz变换率双路高速10位DAC
5. 20/40MHz高速8位ADC
6. 双420/270MHz高速运放
7. 4MB Flash
8. SD卡连接口
9. 4个按键，10个拨码开关，10个LED显露
10. VGA输出连接口
11. RS232标准串行口
12. PS/2鼠标键盘连接口
13. 50MHz系统时钟源
14. 4个七段数码管
15. 可靠上电复位电子回路
16. 提供板级和芯片级电压（V）3.3V/1.2V
17. 2个40针外扩连接口
五、实训内容
(一)基础实训
1. 基于QUARTUSII 图形写入电子回路的设计
2. 基于VHDL 格雷码编码器的设计
3. 含异步清零和同步使能的加法计数器
4. 七段数码管显露电子回路的设计
5. 数控分频器的设计
6. 图形和VHDL 混合写入的电子回路设计
7. 四位并行乘法器的设计
8. 基础触发器的设计
9. 四位全加器设计
10. 用VHDL设计七人表决器
11. 用VHDL设计四人抢答器
12. 可控脉冲发生器的设计
13. 正负脉宽调制信号发生器设计
14. 序列检验测试器的设计
15. PS/2键盘
16. UART通信
17. VGA彩条信号发生器的设计
18. PN码产生器
19. Gold码产生器
20. 数字频率计的设计
21. 数字钟的设计
22. 序列检验测试器的设计
23. 数字秒表的设计
(二)DSP实训
1. FIR数字滤波器设计
2. IIR数字滤波器设计
3. DDS与数字移相信号发生器设计
4. M序列伪随机序列发生器设计
5. 正交幅度调制信号发生器设计
6. AM信号发生器设计
7. FM信号发生生气设计
8. PM信号发生生气设计
9. FSK信号发生器设计
10. 扫频信号发生器设计
六、仪表器具配备
用户必配设备：计算机数值、40M双踪示波器
用户选配：函数信号发生器、逻辑解析仪